PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10172238 A

(43) Date of publication of application: 26.06.98

(51) Int. CI

G11B 20/10 G11B 20/14 G11B 20/18

(21) Application number: 08331707

(71) Applicant:

NEC CORP

(22) Date of filing: 12.12.96

(72) Inventor:

HONMA HIROMI


(54) INFORMATION DETECTING APPARATUS AND INFORMATION DETECTING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To compensate for DC level fluctuation to be superimposed on a reproduced signal in a PRML(partial resonance maximum likelihood) detecting apparatus for detecting the information recorded in high density on a recording medium.

SOLUTION: A DC fluctuation level detecting circuit 3 accumulates, as many as the number of samples (n), the difference between a sample value and reference valve of Viterbi detector using a path selecting information detected by the Viterbi detector 2 and the minimum path metric information with a branch difference generating circuit 31 and AS circuit 32. Moreover, a DC level Vo can be detected by reducing the signal to 1/n with a multiplier 33 and storing the signal in the register 34. A timing generation circuit 35 controls the path of register and clearing of path difference value in the period of n-sample. The detected DC level Vo is fed back to the input to realize adaptive compensation for the DC level fluctuation.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-172238

(43)公開日 平成10年(1998) 6月26日

G11B 20/10 321 G11B 20/10 321A 20/14 341 20/14 341B 20/18 534 20/18 534A	20/14	3 4 1	20/14 3 4 1 B
--	-------	-------	---------------

審査請求 有 請求項の数7 OL (全 16 頁)


(21)出願番号	特顯平8-331707	(71)出顧人	000004237 日本電気株式会社
(22)出顧日	平成8年(1996)12月12日	(72)発明者	東京都港区芝五丁目7番1号本間 博巴東京都港区芝五丁目7番1号 日本電気株
		(74)代理人	式会社内 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 情報検出装置および情報検出方法

(57)【要約】

【課題】 記録媒体上に髙密度記録された情報を検出するPRML検出装置において、再生信号に重畳される直流レベル変動を補償する。

【解決手段】 直流変動レベル検出回路3は、ビタビ検出器2で検出したパス選択情報と最小パスメトリック情報を用いて、サンプル値とビタビ検出器基準レベルとの差分をサンプル数n分積算し、ブランチ差分生成回路31、AS回路32により生成する。さらに、乗算器33により1/n倍し、レジスタ34に格納することで直流レベルVoが検出できる。タイミング発生回路35は、レジスタのラッチとパス差分値のクリアをnサンプルの周期で制御する。検出した直流レベルVoは、入力にフィードバックすることで適応的に直流レベル変動を補償する。



20

【特許請求の範囲】

【請求項1】 デジタル化された入力サンプル値からオフ セットを減算する減算器と、前記減算器出力を入力とす るビタビ検出器と、前記サンプル値と前記ビタビ検出器 内で検出したパス選択情報および最小パスメトリック情 報から直流レベルを検出する回路により構成され、前記 直流レベル検出回路出力をオフセット量として前記減算 器にフィードバックすることを特徴とする情報検出装

【請求項2】直流レベル検出回路として、入力サンプル 10 値と基準レベルとの差を検出するブランチ差分計算回路 と、ビタビ検出器からのパス選択情報と最小パスメトリ ック情報を用いて、選択パスに対するブランチ差分をn サンプル期間分加算してパス差分を計算するAS回路 と、前記AS回路出力を1/n (nは整数)にする乗算 器と、前記乗算結果を保持するレジスタと、前述のレジ スタのラッチ信号および前記AS回路内レジスタのクリ ア信号をnサンプル周期で生成するタイミング生成手段 とから構成することを特徴とする請求項1記載の情報検 出装置。

【請求項3】 直流レベル検出回路として、入力サンプル 値と基準レベルとの差を検出するブランチ差分計算回路 と、ビタビ検出器からのパス選択情報と最小パスメトリ ック情報を用いて、選択パスに対するブランチ差分をn サンプル期間分加算してパス差分を計算するAS回路 と、前記AS回路出力を1/n (nは整数)にする乗算 器と、前記乗算結果を保持しかつ外部から初期値を設定 可能なレジスタと、入力振幅値信号から特定パタンを検 出する手段と、前記特定パタン検出信号より前述のレジ スタのプリセット信号とラッチ信号および前記AS回路 30 内レジスタのクリア信号を生成するタイミング生成手段 とから構成され、タイミング発生手段は前記プリセット 信号に同期した前記ラッチ信号と前記クリア信号をnサ ンプル周期で発生させることを特徴とする請求項1記載 の情報検出装置。

【請求項4】入力される信号が、PR(1, 1)チャネ ルであることを特徴とする請求項1、2、3のいずれか に記載の情報検出装置。

【請求項5】デジタル化された入力サンプル値から直流 レベルオフセットを減算するステップと、前配直流レベ 40 ルオフセットを減算したサンプル値からビタビ検出する ステップと、前記入力サンプル値と基準レベルとのブラ ンチ差分を求めるステップと、前記ビタビ検出したパス 選択情報と最小パスメトリック情報を用いて、選択パス に対する前記ブランチ差分をnサンブル期間分加算して パス差分を計算するステップと、該パス差分を1/n

(nは整数) 倍して直流レベルオフセットを求めるステ ップとからなり、該直流レベルオフセットを前記入力サ ンプル値から減算するステップに戻すことを特徴とする 情報検出方法。

【請求項6】光ディスクの再生系に、請求項1、2、3 のいずれかに記載の情報検出装置を付加した光ディスク

【請求項7】磁気ディスクの再生系に、請求項1、2、 3のいずれかに記載の情報検出装置を付加した磁気ディ スク装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、記録媒体上に高密 度記録された情報を誤りなく検出する情報検出装置に関 するものである。

[0002]

【従来の技術】 DVDに代表される光ディスク装置や磁 気ディスク装置など高密度かつ大容量のディスク装置の 研究開発が盛んである。これらのディスク装置の高密度 化技術にとって、再生情報の高い信頼性を支える信号処 理技術は、欠かせないキーテクノロジーである。特にP RML (Partial Response Maxi mum Likelihood) 技術を用いたファイル 装置の製品化が相次いでいる。パーシャルレスポンス波 形等化と最尤検出を組み合わせるこの方式は、再生チャ ネルを考慮した最尤検出器の特性を最大限に引き出すた めに、再生信号を波形等化によって補正後、最尤検出す ることはよく知られるところである。例えば「1994 年、テレビジョン学会年次大会(ITE'94)予稿 集 287~288頁」にPRMLに関する記述があ る。

【0003】光ディスク、磁気ディスクどちらに関して も、高密度記録された情報を再生する場合には、符号間 干渉が大きくなり、再生振幅が低下してしまう。したが って、磁気ディスクではSNRが小さく、光ディスクで は再生信号の高い周波数成分のCNRが小さくなり、検 出情報の誤り率が上昇してしまう。最尤検出方式は、決 まった状態遷移を有する再生チャネルの特性を利用して 情報の検出を行っており、検出器に入力される例えば4 ビット程度の量子化ビット数の振幅情報列に対して、再 生チャネルの特性から考えられるすべての時系列パタン の中から誤差の自乗平均が最小になるものを選択するこ とでSNRあるいはCNRが小さくても低い誤り率で情 報を検出することができるのである。実際の回路で上述 の処理を行うことは、回路規模および動作速度の点で困 難であるため、通常は、「アイイーイーイー トランザ クションズ オン コミュニケーションズ (IEEE Transactions on Communica tions.), vol. COM-19, Oct. 19 71」に示されるピタピアルゴリズムと呼ばれるアルゴ リズムを用いてパスの選択を漸化的に行うことにより実 現している。

【0004】図18、図19、図20を用いて、光ディ スク媒体に記録された情報を、最も簡単な、PR(1,

1) チャネルを用いてPRML検出する場合の動作を簡 単に説明する。ヘッドから読み出された信号は、あらか じめ例えばトランスバーサルフィルタに代表される等化 器によって、PR (1, 1) チャネルになるように補正 する。図18に示すごとくこのチャネルは、3つの基準 レベルE; (=-1, 0, 1) に分布する。この場合、 チャネルクロックごとデジタル化した振幅情報×i は図 19に示すような2状態の遷移をする。さて、xi に対 して、数式1に示す基準レベルとの自乗誤差加算値zn が最小となるE; の列を見つけることがすなわち最尤検 10 出にほかならない。

[0005] 【数1】

$$z_n = \sum_{i=1}^{n} (x_i - E_i)^{-1}$$

【0006】しかし、zn を最小にするEi を総当たり 的に計算することは、実時間上では困難であるため、通 常ビタビアルゴリズムと呼ばれる手順によって E_i を決*

$$M_n$$
 (S₀) = min [M_{n-1} (S₀) + (x_n + 1)², M_{n-1} (S₁) + x_n²]
 M_n (S₁) = min [M_{n-1} (S₁) + (x_n - 1)², M_{n-1} (S₀) + x_n²]

数式2は、上述のアルゴリズムを図19の状態遷移に適 応した場合の漸化式である。Mn (Si) は、時刻nに おいて、状態Sj である場合の時刻nまでの自乗誤差加 算値zn を表し、min [a, b] はa, bのうちの最 小値を表す関数とする。状態 S_0 , S_1 それぞれに入力 する1時点前の2本のパスに対してそれぞれパスメトリ ック値を計算して、小さい方を選択後、パスメトリック 値を更新する。図20は、数式2によって各時点ごとに 30 パスの選択を行っていた例である。太線は、時刻9にお いて考えられるパスを示している。時刻0から6まで は、太線のパスと細線のパスの2本のパスが存在し、パ スが確定していないが、時刻7、9でパスがマージして いる。マージ後は、マージ点以前のパスが確定し、その パスに対応する出力値g; を順次出力することで最尤検 出が行える。

【0007】さて、実際の回路によって構成するために は、図1に示すごとくブランチメトリック生成回路21 によって、 $(y_n + 1)^2$ 、 y_n^2 、 $(y_n - 1)^2$ を生 40 成する。続いてACS回路22により、現在までのパス メトリック値 M_n (S_0)、 M_n (S_1) と、このブラ ンチメトリック値を加算し、それぞれ比較演算を行うこ とによって、ある状態に入力されるパスのうち一方を選 択して、そのパスを通るパスメトリック値を新たなパス メトリック値として更新する。この操作を繰り返すこと によって、パスが1本にマージして最尤なパスが検出で きる。また、パスの選択情報を表す比較器出力を、パス メモリ23に格納しておき、マージ時点以前の決定した パスに相当するビット情報を出力することで、情報の検 50

*定してゆく。図19の状態遷移図を時間軸上に展開し た、図20に示すグラフをトレリス線図と呼ぶが、ビタ ビアルゴリズムでは、ある時点nで1つの状態に入力す る2本のパスのうち、時点n-1までの積算値 z_{n-1} の 値と、時刻nで入力されたxn の値から、それぞれのパ スを通った場合のznの値を計算し、より小さいパスを 選択する操作を行う。ただしパスとは、ある状態と次の 時刻の状態を接続している有向グラフのことを示してい る。各時点ごとにこのパス選択の操作を行うことで、そ の時点から過去に遡っていくと、ある時点でパスが1本 に収斂する。これをパスがマージしたという。パスが1 本であるということは、データが確定したこととなり、 それぞれのパスに相当する出力値がそのまま検出結果と なる。通常、この zn のことをパスメトリック、1時点 のパスメトリックのことをブランチメトリックと呼んで いる。

【数2】

出がなされるのである。

【0008】ところで、第一世代の書き換え可能な光デ ィスク装置では、ディスク媒体上にデータをピットから ピットまでの長さに変換して記録するマークポジション 記録方式を採用し、ピーク検出方式によって情報を検出 している。ピーク検出では、再生信号を微分してゼロク ロスすることによって記録ピットの中央位置を検出する ため、レベル変動はほとんど問題にならなかった。しか し、髙密度記録すると、マークポジションでは再生振幅 が低下してしまい、高い信頼性で情報を検出することが できなくなってしまう。そこで既にCDに採用されてい るマークエッジ記録とよばれる、記録ピットの長さにも 情報を持たせる方式が採用されはじめている。しかし、 この記録方式で記録した情報を再生する場合、ピーク検 出方式が使えないため、ある閾値で0と1を判別するレ ベル検出が一般的に採用されている。この場合、レベル 変動による影響を直接受けてしまい、このレベル変動は 髙密度化を阻害する大きな要因の一つであると言える。

【0009】特に光ディスクの場合には、次にあげる要 因によって、再生信号に含まれる直流レベルが変動して しまう場合が存在する。

- (1) 光磁気ディスクにおいて、ポリカーボネイト基板 を使用した場合、複屈折の影響により10kHz程度ま でのノイズが再生信号に混入してしまう可能性がある。
- (2) セクタ分割されたコードファイルでは、セクタの 先頭にプリフォーマット領域を持たせてランダムアクセ スを可能としているが、このプリフォーマット情報が大 きな直流成分を持っており、プリフォーマット以降のデ

ータに影響を及ぼしてしまう。

(3) 現在まで変調符号として採用されているRLL (Run lengthlimited) コードは、D Cフリーな符号ではないため記録パタンによってレベル 変動が生じる。

【0010】レベル検出方式と同様に、ビタビ検出する場合にも直流レベル変動は大きな性能劣化を引き起こす。通常ビタビ検出器は、回路規模縮小のため固定の再生チャネルに対応した回路構成にしてあるが、直流レベル変動によりビタビ検出器に入力される情報系列にオフ 10セットが加算されるため、ビタビ検出器で期待しているチャネル特性からずれてしまう。これは、すなわち再生信号にノイズが重畳したことと等価となるため、検出信頼性が大幅に劣化してしまうことになる。

【0011】従来、直流レベル変動によるビタビ検出性能の劣化を回避する技術は、いくつか提案されている。例えば、特開平6-325504号公報に示されている方式では、直流レベル変動によるビタビ復号器の性能劣化を防ぐことを目的としている。図21は、特開平6-325504号公報記載の従来技術である。クラスIの20パーシャルレスポンスを適用したビタビ検出を行うことを前提とした光ディスク装置において、再生信号の信号レベルがセンタレベルを横切って変化する遷移パタンを検出し、そのパタンにおけるサンプルデータを用いてセンタレベルを補正することにより、再生信号の直流レベルが変動した場合でも、正しく再生信号を復号することができると記述してある。

【0012】また、特開平7-45009号公報に示さ れている方式では、通常のレベル変動適応制御の収束性 の悪さを改善することを目的としている。図22は、特 30 期平7-45009号公報記載の従来技術である。

伝送 データをプロック単位に分割し、ブロックの先頭にテス トパターンを付加するパターン発生手段90とパターン データと伝送データを切り替えて伝送する切り替え手段 80とにより、信号をブロック化しその先頭に既知のテ ストパターンを付加して伝送(記録)する。再生時に、 テストデータと本データとを切り替える切り替え手段7 0によって取り出したテストデータ部分の伝送信号から 予測制御手段60により伝送信号の直流成分を算出す る。この直流成分をビタビ復号器50の基準予測振幅値 40 に加算して初期予測振幅値として、以下適応的に制御す る予測制御手段60により小さなレベル変動を補償する 技術が記載されている。

【0013】また、特開平7-262694号公報に示されている方式でも、直流レベル変動によるビタビ復号器の性能劣化を防ぐことを目的としている。図23は、特開平7-262694号公報記載の従来技術である。再生信号A/D変換後のデータ振幅値 qを用いて、データ判別手段16とサンプル抽出手段13からサンプル値系列中の所定サンプル値を抽出し、平均値化することで50

オフセットレベルを検出し、ビタビ復号器20における 予測サンプル値の各々に一律に加算することで、適応的 に直流レベル変動を補償する技術が記載されている。

6

[0014]

【発明が解決しようとする課題】従来技術、特開平6-325504号公報における第1の問題点は、クラス I のパーシャルレスポンスチャネルのみについて言及して いるため、他のチャネルに応用できないことである。例 えば、「1995年電子情報通信学会総合大会、C-4 69」に示されているように高密度記録時には、分解能 の低下によって、PR(1,1)チャネルよりも、PR (1, 2, 2, 1) チャネルの方が精度の高い情報検出 ができるとのシミュレーション結果が提示されている。 第2の問題点は、センタレベルを横切る遷移パタンのみ から振幅情報を検出するため、検出した直流レベルのS NRが低いことである。すべての入力情報中に直流レベ ル値は加算されているはずであるから、すべての情報を 用いて直流レベル値を検出する場合に比べて精度は低く なることにある。従来技術、特開平7-45009号公 報における問題点は、ブロックの先頭に特殊パタンを記 録する必要があるため、フォーマット効率が低下してし まう点があげられる。従来技術、特開平7-45009 号公報における問題点は、特定サンプル値だけを抽出し て平均化するため、特開平6-325504号公報と同 様に、検出した直流レベルのSNRが低いことがあげら

【0015】従って、本発明の目的は、どのようなチャネルに対応したビタビ検出装置に対応しても、チャネルに即した回路を変更するだけで、特別なテストパタンをデータ中に埋め込むことなく、高精度に直流レベル変動を補償することができる情報検出装置を提供することにある。

【0016】本発明の他の目的は、プリフォーマット領域からユーザー領域に移行した直後に現れる直流レベル変動に対しても誤りなく情報を検出することにある。

[0017]

【課題を解決するための手段】本発明の情報検出装置は、デジタル化された入力サンプル値からオフセットを減算する減算器(図1の1)と、前記減算器出力を入力とするビタビ検出器(図1の2)と、前記サンプル値と前記ビタビ検出器内で検出したパス選択情報および最小パスメトリック情報から直流レベルを検出する回路(図1の3)により構成され、前記直流レベル検出回路出力をオフセット量として前記減算器にフィードバックすることを特徴とする。特に直流レベル検出回路として、入力信号と基準レベルとの差を検出するブランチ差分計算回路(図5の31)と、ビタビ検出器からのバス選択情報と最小パスメトリック情報を用いて、選択バスに対するブランチ差分をnサンプル期間分加算してバス差分を計算するAS回路(図5の32)と、パス差分値を1/

7

nにする乗算器(図5の33)と、乗算結果を保持する レジスタ(図5の34)と、前述のレジスタのラッチ信 号および前記AS回路内レジスタのクリア信号をnサン プル周期で生成するタイミング生成回路(図5の35) を有する。

【0018】以下に、上記構成における作用を詳細に説明する。

【0019】チャネルクロックごとにデジタル化した再生信号振幅情報 X_i (サンプル値)と基準レベル E_i との単なる差分の積算を w_n とすると、 w_n は数式3により表される。この式から分かるように、 w_n はビタビ検出におけるブランチメトリックに類似しており、後述するように、ビタビ検出におけるACS回路と同様の回路で生成することができる。

[0020]

【数3】

$$W_n = \sum_{i=1}^{n} (x_i - E_i)$$

【0021】ビタビ検出器内で計算するパスメトリックに対応させて、 w_n をパス差分とよぶことにする。この 20 w_n は、パスが決定できれば計算可能である。ところで x_i には、直流変動レベル V_0 のほかにランダムノイズ δ_i が加わっているので数式4で記述することができる。

【数4】 $x_i = E_i + V_0 + \delta_i$ 従って、 w_n は、ランダムノイズの平均が0であること と、nサンプル期間では v_0 が一定であることを考慮す ると、数式3と数式4より数式5となる。

【数5】 $w_n = n \cdot V_0$

よって、ノイズの影響が十分少なくなるようにnの値を 定めて、積算したパス差分値をnで割ると直流変動レベ $u V_0$ が算出できることになる。しかし、 E_i を検出す るために、ビタビ検出器の検出情報を用いると、長いパ スメモリの影響で数十~数百チャネルクロックの遅れが 出てしまう。そのために追従性能が悪くなってしまう恐 れがある。そこで、ビタビ検出器内で用いているパス選 択情報と最小パス情報を有効に利用して、パスメトリッ ク計算と同様に逐次的に計算することでこの問題を解決 した。すなわち、チャネルの状態数の個数だけ別々にパ ス差分値を計算し、ビタビ検出器から得たパス選択情報 を用いてブランチ差分値をパス差分値に選択加算してい くことで、比較的早く確からしい直流変動レベルVoを 求めることが可能である。ビタビ検出器のACS回路構 成と同じ形のAS回路によってパス差分値を計算するこ とによって漸化的にしかも簡単な回路構成で計算が可能 である。ただし、パス差分レジスタの値をnチャネルク ロックごと保持する機構とリセットする機構が必要であ る。

【0022】また、ランダムアクセスを頻繁に行うよう な記録領域をセクタ管理しているシステムでは、プリフ 50

オーマット領域からユーザーデータ領域へ切り替わった 直後に直流レベル変動が生じる。上述の方式で直流レベ ル補償を行う場合、直流レベルを検出するまでに若干の 遅延が生じるため、ユーザーデータ領域への切り替わり 直後の直流レベルが確定できず読み誤る可能性がある が、オフセットレベルが急激に変化する点を検出し、変 化タイミング情報を生成する回路と、ユーザーデータ領 域の切替え直後に、あらかじめ既知であるオフセット値 をプリセット可能なレジスタを用いることによって簡単 に回避できる。

[0023]

【発明の実施の形態】本発明の第1の実施の形態につい て図面を参照して詳細に説明する。図1を参照すると、 ディスク装置から読み出された再生信号は、図1には図 示していない帯域制限フィルタおよび等化器によって特 定のチャネル特性となるように補正された後、これも図 示していないPLL回路により生成した同期クロックの タイミングで図示していないA/D変換器によりサンプ ル値xi として読み込まれる。ただし、デジタル等化器 を用いる場合には、A/D変換後に等化器を接続する構 成となる。xi は、減算器1により、後述する直流レベ ル検出器3により検出した直流レベルを用いて補正され る。直流レベルを補正した振幅情報yiは、ビタビ検出 器2に入力され、ブランチメトリック生成回路21によ りブランチメトリックを計算し、ACS回路22によっ て各時点ごとにパスメトリック値の更新を行う。さらに パスの選択情報をパスメモリ23に格納し、パスがマー ジした後、検出情報として出力する。

【0024】次に、ビタビ検出器の詳細な構成について 説明する。ここでは、例えば、図20に示す状態遷移を するような光ディスクのPR(1,1)チャネルでのビ タビ検出を考える。図2は、本発明の第1の実施の形態 におけるブランチメトリック生成回路21の構成例を示 **すブロック図である。PR(1,1)チャネルは、3値** の基準レベルに分布するため、入力値yi より、加算器 211と乗算器212を用いて、 $(y_i \pm 1)^2$ 、 y_i^2 の3つのブランチメトリック値を計算する。図3は、本 発明の第1の実施の形態におけるACS回路22の構成 例を示すブロック図である。数式2で示したように3つ のブランチメトリックと、1時点前のパスメトリック値 を加算器221で加算し、それぞれのパスを通った場合 のパスメトリック値を比較器222で比較し、小さい方 をセレクタ223により選択し、現時点のパスメトリッ ク値としてレジスタ224に格納する。比較器の出力は パスの選択情報 PO 、 P1 として出力される。また、 2 つのレジスタ224に格納されてあるパスメトリック値 を比較器225により比較し、その比較情報を最小パス メトリック情報mとして出力する。図4は、本発明の第 1の実施の形態におけるパスメモリ回路23の構成例を 示すブロック図である。ACS回路からのパス選択情報

がわかる。

P0、P1 は、セレクタ232に接続され、前段に接続されたレジスタ231の値を選択して後段に伝える。パスメモリの初段には、状態遷移図の各パスの出力値に対応した0および1の符号を与える。パスメモリの長さが十分長ければ、各状態における検出状態はある時点でマージし、最終段では同じ情報が出力される。

【0025】次に、本発明の第2の実施の形態について 図面を参照して詳細に説明する。図5は、本発明の第2 の実施の形態における直流レベル検出回路の構成例を示 すブロック図である。ブランチ差分計算回路31は、デ 10 ジタル化した再生信号サンプル値xi から、入力値と理 想検出レベルの差分値を検出し、次段のAS回路32に 接続される。AS回路32は、ビタビ検出器からのパス 選択情報 P0, P1 と最小パスメトリック情報mを用い て、パスの選択情報に対応したブランチ差分値を選択加 算し、nサンブル期間分パス差分値を逐次計算する。こ の値を乗算器33によってn分の1にした後、レジスタ 34に格納保存する。タイミング発生回路35は、クリ ア信号によりパス差分値をゼロクリアした後、nチャネ ルクロック間だけパス差分値の加算を行い、その直後に 20 ラッチ信号を発生させて、レジスタ34に格納保存す る。この値を直流レベルVo として出力する。したがっ て、直流レベルは、nチャネルクロック毎に更新され

【0026】図6は、本発明の第2の実施の形態におけるブランチ差分回路31の構成例を示すブロック図である。入力xiから加算器311を用いてxi±1を計算して、入力xiと合わせて3値を出力する。図7は、本発明の第2の実施の形態におけるAS回路32の構成例を示すブロック図である。ブランチ差分値と1時点前の30パス差分値を加算器321によって加算し、ビタビ検出器から得たパス選択情報p0、p1を用いて最尤なパス差分値をセレクタ323により選択し、レジスタ324に更新結果を格納する。また、2つのレジスタ324の出力を最小パスメトリック情報からセレクタ325を用いて選択出力する。

【0027】次に、本発明の第2の実施の形態における動作について図15を用いて詳細に説明する。+0.2の直流オフセットレベルを持った再生信号を入力した場合のサンプル値xi、2つのパスメトリック値PM0、40PM1および、パス選択情報p0、p1および、パス差分PD0、PD1およびオフセット値Voを時系列で図示してある。図中実線が再生信号、点線が理想的な再生信号を示す。この例では、16サンプルごとにオフセット量を取り出しており、16チャネルクロック後に、パス差分値が3.2となり、これを16で割って0.2が検出できたことになる。この時点でレジスタに値を格納して、パス差分値を格納しているレジスタをゼロクリアして同様の操作を繰り返す。図16では、さらに時間のレンジを拡大した場合の波形概形を示してある。再生信50

号にチャネルクロックよりも十分低いサイン波状のノイズが重畳している場合の再生信号、検出した直流変動レベルVo、ビタビ検出器への入力yi、およびタイミング発生回路のラッチ信号、クリア信号を示している。直流レベル補償によってマクロ的に変動が吸収できること

10

【0028】本発明の第2の実施の形態は、ビタビ検出 器で構成できるチャネルであれば、どのようなものでも 構成できる。例えば、光ディスクにおいて(1,7)R LL符号をNRZI記録し、PR(1,1)等化する と、図8に示すような3値4状態遷移をするが、この場 合に関して、回路構成例を示す。図9は、3値4状態チ ャネルにおけるACS回路の構成例である。3つのブラ ンチメトリックと、1時点前のパスメトリック値を加算 器221で加算し、それぞれのパスを通った場合のパス メトリック値を比較器222で比較し、小さい方をセレ クタ223により選択し、現時点のパスメトリック値と してレジスタ224に格納する。比較器の出力はパスの 選択情報 pn 、 p1 として出力される。また、4つのレ ジスタ224に格納されてあるパスメトリック値を比較 器225により比較し、最小パスメトリック情報として 出力する。図10は、3値4状態チャネルにおけるパス メモリ回路の構成例である。ACS回路からのパス選択 状態 PO 、 P1 は、セレクタ232に接続され、前段に 接続されたレジスタ231の値を選択して後段に伝え る。パスメモリの初段には、状態遷移図の各パスの出力 値に対応した0および1の符号を与える。パスメモリの 長さが十分長ければ、各状態における検出情報はある時 点でマージし、最終段では同じ情報が出力される。図1 1は、3値4状態チャネルにおけるAS回路の構成例で ある。ブランチ差分値1と1時点前のパス差分値を加算 器321によって加算し、ビタビ検出器から得たパス選 択情報 PO、 P1 を用いて最尤なパス差分値をセレクタ 323により選択し、レジスタ324に更新結果を格納 する。また、4つのレジスタ324の出力を最小パスメ トリック情報からセレクタ325を用いて選択出力す

【0029】次に、本発明の第3の実施の形態について図12を参照して詳細に説明する。あらかじめ、顕著な直流レベル変動の位置とそのレベルがわかっている場合、オフセット値をプリセットした方が収束が早い。そのための必要な構成としては、再生信号サンプル値×iの情報から特定パタンを検出するパタン検出器38と、値をプリセットすることのできるレジスタ37、さらにラッチ信号とクリア信号とプリセット信号の3つを生成するタイミング発生回路36を設ける。動作は、セクタ先頭の特定パタンをパタン検出器38で検出し、そのタイミング信号からプリセットのタイミング信号を生成し、レジスタ37に初期値を与える。その後は、前述の方式で逐次直流変動レベルを検出しながらビタビ検出を

実行する。図17は、本発明の第3の実施の形態における動作を示す波形概形図である。xiの急激なレベル変動の直前で直流変動値をプリセットすることで、あらかじめわかっている急激な変化に対処することができる。

【0030】次に、本発明の第4の実施の形態について 図13を参照して詳細に説明する。光ディスク媒体4の 上に記録された情報を、レーザー光を集光して媒体上に 照射し、その反射光量あるいは偏向を検出する光ヘッド 5により再生する。ただし、図示していない、サーボ回 路によりフォーカス方向とトラック方向に正確に追従さ 10 せる。光ヘッド5により読み出された再生信号は、アン プ6によって増幅され、等化器7により、後段のビタビ 検出器で規定したチャネルに合うように補正する。 さら に、アンチエイリアシングフィルタ8を通過後、A/D 変換しデジタル信号 xi が生成される。 ただし、 デジタ ル系のクロックはPLL回路10によってあらかじめ再 生信号から生成しておく。 xi は、ビタビ検出器に入力 される前に、直流レベル検出回路からの出力であるオフ セット量を減算して直流変動を補償後、ビタビ検出器2 に入力され最尤検出がなされる。ビタビ検出器2から得 20 たパスの選択情報と最小パス情報を用いて直流レベル検 出回路は、適応的に直流レベルを計算しフィードバック をかけることで直流変動を補償する。

【0031】次に、本発明の第5の実施の形態について 図14を参照して詳細に説明する。磁気ディスク媒体1 2上に記録された情報を、媒体面に非常に近接した磁気 ヘッド11によって電流値として検出する。 ただし、図 示していない、サーボ回路によってトラック方向に正確 に追従させる。磁気ヘッド11により読み出された再生 信号は、アンプ6によって増幅され、等化器7により、 後段のビタビ検出器で規定したチャネルに合うように補 正する。さらに、アンチエイリアシングフィルタ8を通 過後、A/D変換しデジタル信号xi が生成される。た だし、デジタル系のクロックはPLL回路10によって あらかじめ再生信号から生成しておく。 xi は、ビタビ 検出器に入力される前に、直流レベル検出回路からの出 力であるオフセット量を減算して直流変動を補償後、ビ タビ検出器2に入力され最尤検出がなされる。 ビタビ検 出器2から得たパスの選択情報と最小パス情報を用いて 直流レベル検出回路は、適応的に直流レベルを計算しフ 40 ィードバックをかけることで直流変動を補償する。

[0032]

【発明の効果】第1の効果は、どのような再生チャネルにも適用可能であることである。この理由は、ビタビ検出器内のACS回路とほぼ同じ構造のAS回路を作ることができるため、ビタビ検出が可能であるチャネルでは、本発明による直流レベルの補償もまた可能となるからである。

【0033】第2の効果は、直流レベル値の検出精度が 高く、ビタビ検出器の性能を最大限に発揮させることが 50

できる点である。この理由は、入力値全てを用いて直流 レベル値を生成しているため、従来技術のような特定の 遷移状態のみの情報を利用するよりも高いSNRを確保

12

することが可能であるからである。

【0034】第3の効果は、高い効率で記録再生が可能である点である。この理由は、どのような入力信号からも直流レベル値を生成することができることから、従来技術のようにテストパタンを随所に埋め込む必要がないからである。

【0035】第4の効果は、プリフォーマット領域からユーザー領域に移行した直後に現れる直流変動レベルに対しても正しく情報を検出することが可能である点である。入力データから直流変動レベルを検出するため、時間的にある程度のラグが生じてしまうが、検出レベルと外部から与えることのできる変動レベルとに切り替えることができるため、可能となる。

【図面の簡単な説明】

【図1】本発明、第1の実施の形態を示す構成図である。

【図2】本発明、第1の実施の形態におけるブランチメトリック生成回路の構成図である。

【図3】本発明、第1の実施の形態におけるACS回路の構成図である。

【図4】本発明、第1の実施の形態におけるパスメモリ 回路の構成図である。

【図5】本発明、第2の実施の形態を示す構成図であ

【図6】本発明、第2の実施の形態におけるブランチ差 分計算回路の構成図である。

【図7】本発明、第2の実施の形態におけるAS回路の 構成図である。

【図8】 d = 1 制限符号をPR(1, 1)等化した場合の3値4状態遷移図である。

【図9】本発明、第2の実施の形態におけるACS回路の構成図である。

【図10】本発明、第2の実施の形態におけるパスメモリ回路の構成図である。

【図11】本発明、第2の実施の形態におけるAS回路の構成図である。

0 【図12】本発明、第3の実施の形態を示す構成図である。

【図13】本発明、第4の実施の形態を示す構成図であ 5.

【図14】本発明、第5の実施の形態を示す構成図である。

【図15】本発明、第2の実施の形態における時系列の 動作を示す図である。

【図16】本発明、第2の実施の形態における時系列の 動作を示す図である。

【図17】本発明、第3の実施の形態における時系列の

動作を示す図である。

【図18】 PR (1, 1) チャネルにおけるサンプル値の頻度分布を示す図である。

13

【図19】PR (1, 1) チャネルの状態遷移図である。

【図20】 PR (1, 1) チャネルにおけるビタビ検出 時のトレリス線図である。

【図21】従来例を示す構成図である。

【図22】従来例を示す構成図である。


【図23】 従来例を示す構成図である。

【符号の説明】


- 1 減算器
- 2 ビタビ検出器
- 3 直流レベル検出回路
- 4 光ディスク媒体
- 5 光ヘッド
- 6 アンプ
- 7 等化器

- 8 ローパスフィルタ
- 9 A/D変換器
- 10 PLL回路
- 11 磁気ヘッド
- 12 磁気ディスク媒体
- 21 ブランチメトリック計算回路
- 22 ACS回路
- 23 パスメモリ回路
- 31 ブランチ差分計算回路
- 10 32 AS回路
 - 33、212 乗算器
 - 34、224、231、324 レジスタ
 - 35、36 タイミング発生回路
 - 37 プリセット付きレジスタ
 - 38 パタン検出器
 - 211、221、311、321 加算器
 - 222、225 比較器
 - 223、232、323、325 セレクタ


【図1】




【図2】




【図3】




【図4】




【図5】




【図8】




【図16】




【図6】




【図17】




【図7】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図18】




【図19】




【図20】



【図21】



【図22】



[図23]

